什么是 ChipScope？
ChipScope 是 Xilinx 提供的一套嵌入式逻辑分析工具，允许开发者在 FPGA 内部实时捕获和分析信号波形。 其核心组件包括：
- ILA (Integrated Logic Analyzer)：用于捕获内部信号
- VIO (Virtual Input/Output)：用于动态修改寄存器值
- ATC2：高级触发控制器（旧版）
本文重点介绍如何为 ILA 设置有效的触发条件。
为什么需要设置触发条件？
FPGA 内部信号变化极快，若无触发条件，采集的数据可能包含大量无关信息，难以定位问题。 通过设置触发条件，可让 ILA 在特定事件（如错误状态、特定数据值、状态机跳转等）发生时自动开始或停止采样。
常见触发类型
- 基本触发（Basic Trigger）：当某信号等于/不等于某值时触发
- 边沿触发（Edge Trigger）：上升沿或下降沿触发
- 窗口触发（Window Trigger）：在指定时间窗口内满足条件才触发
- 链式触发（Trigger Chain）：多个条件按顺序满足后触发（适用于多级状态机）
在 Vivado 中设置触发条件的步骤
- 打开 Hardware Manager，连接目标设备
- 双击 ILA 核，打开波形窗口
- 点击 “Set Trigger Conditions” 按钮
- 在弹出窗口中选择信号，并设置比较操作符（==, !=, >, < 等）和数值
- 可组合多个条件，使用 AND/OR 逻辑
- 点击 OK，然后点击 “Run Trigger” 开始等待触发
提示：建议将关键状态信号（如 error_flag、state_reg）加入触发条件，可大幅缩小调试范围。
示例：捕获状态机异常跳转
假设你的状态机正常应从 IDLE → RUN → DONE，但偶尔跳到 ERROR 状态。
可在 ILA 中设置触发条件：
next_state == 3'b101 // 假设 ERROR 状态编码为 101
这样，一旦状态机进入 ERROR，ILA 会立即捕获前后若干周期的信号，便于分析原因。
最佳实践建议
- 尽量使用少量关键信号作为触发条件，避免逻辑过于复杂导致资源浪费
- 结合使用“前置采样（Pre-trigger）”功能，保留触发前的数据
- 对宽总线信号，可只监控部分位（如最高位表示错误）
- 在 RTL 中预留调试信号（如 valid、ready、error），方便后期触发设置